

Atty. Docket No. PIA31223-10357 US

IN THE UNITED STATES PATENT & TRADEMARK OFFICE

IN RE APPLICATION OF:

:

Byoung Young KANG

: GROUP ART UNIT:

SERIAL NO: 10/751,212


FILED: December 30, 2003

: EXAMINER:

FOR: Method for Packaging a Semiconductor Device

I hereby certify that this document is being deposited with the United States Postal Service as first class mail in an envelope addressed to Commissioner for Patents, Washington, D.C. 20231, on January 28, 2004.

By:


Jennie Heaton

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119(a)-(b) AND 37 C.F.R. 1.55

COMMISSIONER FOR PATENTS
WASHINGTON, D.C. 20231

SIR:

Applicant respectfully requests under the Paris Convention for the Protection of Intellectual Property the benefit of the filing date of the prior foreign application(s) identified below:

<u>Serial No.</u>	<u>Filing Date</u>	<u>Country of Filing</u>
10-2002-0086652	December 30, 2002	Republic of KOREA

A certified copy of the above-identified priority application is attached.

Respectfully submitted,



Andrew D. Fortney, Ph.D.
Reg. No. 34,600

7257 N. Maple Avenue, Bldg. D, #107
Fresno, California 93720
(559) 299 - 0128



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원 번호 : 10-2002-0086652
Application Number

출원 년 월 일 : 2002년 12월 30일
Date of Application DEC 30, 2002


출원인 : 동부전자 주식회사
Applicant(s) DONGBU ELECTRONICS CO., LTD.



2003 년 12 월 27 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】	특허출원서		
【권리구분】	특허		
【수신처】	특허청장		
【참조번호】	0118		
【제출일자】	2002.12.30		
【발명의 명칭】	반도체 소자 패키징 방법		
【발명의 영문명칭】	METHOD FOR PACKAGING SEMICONDUCTOR DEVICE		
【출원인】			
【명칭】	동부전자 주식회사		
【출원인코드】	1-1998-106725-7		
【대리인】			
【성명】	장성구		
【대리인코드】	9-1998-000514-8		
【포괄위임등록번호】	1999-059722-7		
【대리인】			
【성명】	김원준		
【대리인코드】	9-1998-000104-8		
【포괄위임등록번호】	1999-059725-9		
【발명자】			
【성명의 국문표기】	강병영		
【성명의 영문표기】	KANG,Byoung Young		
【주민등록번호】	670929-1897318		
【우편번호】	467-863		
【주소】	경기도 이천시 부발읍 신하리 거평아파트 101-502		
【국적】	KR		
【취지】	특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인 장성구 (인) 대리인 김원준 (인)		
【수수료】			
【기본출원료】	8	면	29,000 원
【가산출원료】	0	면	0 원

【우선권주장료】	0	건	0	원
【심사청구료】	0	항	0	원
【합계】	29,000	원		
【첨부서류】	1. 요약서·명세서(도면)_1통			

【요약서】**【요약】**

본 발명은 칩 본드 패드에 금 범프를 형성하여 플립칩 본딩으로 인터커넥션함으로써, 소형화 및 조립공정의 단순화가 가능하도록 하는 반도체 소자 패키징 방법에 관한 것이다. 즉, 본 발명에서는 반도체 소자 패키징에 있어서 기존의 와이어 본딩 공정, 몰딩 공정을 없애며, 솔더 볼 부착 공정의 생략으로 솔더 볼 부착 공정에 후속되는 플렉스 프린팅과 디플렉스 공정을 없애므로써, 패키징 공정을 단순화시키며, 패키징 공정의 단순화를 통해 생산성이 향상되어 원가를 절감시킬 수 있게 되는 이점이 있다. 또한 종래에 칩을 외부환경으로부터 보호하기 위해 에폭시 몰딩 콤파운드를 이용하여 몰딩하는 방법을 없애고, 인캡슐레이션시킴으로써 폐기물을 줄여 환경 공해를 줄일 수 있으며, 솔더 볼이 없으므로 패키지의 높이가 줄어 실장 공간을 줄일 수 있는 이점이 있다.

【대표도】

도 2

【명세서】**【발명의 명칭】**

반도체 소자 패키징 방법{METHOD FOR PACKAGING SEMICONDUCTOR DEVICE}

【도면의 간단한 설명】

도 1은 종래 BGA 패키징 공정 단면도,

도 2는 본 발명의 실시 예에 따른 BGA 패키징 공정 단면도.

도 3은 상기 도 2의 패키징 공정 중 금 범프 세부 단면도,

【발명의 상세한 설명】**【발명의 목적】****【발명이 속하는 기술분야 및 그 분야의 종래기술】**

- <4> 본 발명은 반도체 소자 패키징 방법에 관한 것으로, 특히 칩 본드 패드(Chip bond pad)에 금 범프(Au bump)를 형성하여 플립칩 본딩(Flip-chip bonding)으로 인터커넥션(Interconnection)함으로써, 소형화 및 조립공정의 단순화가 가능하도록 하는 반도체 소자 패키징 방법에 관한 것이다.
- <5> 도 1은 종래 BGA 패키징 공정 단면도를 도시한 것으로, 종래에는 상기 도 1에서와 같이 서브스트레이트(100)에 어드히시브(Adhesive)(102)를 도포한 후, 칩을 접착시킨다. 이어 골드 와이어(Gold wire)(104)를 사용하여 칩(Chip)(106)과 서브스트레이트(100)간 와이어 본딩(Wire bonding)을 통해 인터커넥션(Interconnection)을 수행하고, 외부환경으로부터 칩(106)과 인터커넥션된 와이어를 보호하기 위하여 에폭시 몰딩 콤파운드(Epoxy molding compound)(108)로 봉

지시킨다. 그런 후, 서브스트레이트(100)에 솔더 볼(Solder ball)(110)을 접착하여 개별화(Singulation)시키고 개개의 패키지 조립을 완료하게 된다.

<6> 그러나 상기한 바와 같은 종래 반도체 소자 패키징에서는 칩 본드 패드에 솔더 볼을 부착하여 플립칩 본딩을 수행함에 따라 플럭스 프린팅 공정과 디플럭스 공정이 후속되어야 하는 등 조립 공정이 복잡해지며, 패키지가 두껍게 형성되어 패키지의 소형화가 곤란한 문제점이 있었다.

【발명이 이루고자 하는 기술적 과제】

<7> 따라서, 본 발명의 목적은 칩 본드 패드에 금 범프를 형성하여 플립칩 본딩으로 인터커넥션함으로써, 소형화 및 조립공정의 단순화가 가능하도록 하는 반도체 소자 패키징 방법을 제공함에 있다.

<8> 상술한 목적을 달성하기 위한 본 발명은 반도체 소자 패키징 방법에 있어서, (a)웨이퍼 레벨에서 본드 패드에 금 범프를 형성시키는 단계와; (b)상기 금 범프가 형성된 웨이퍼를 다이소잉을 통해 개개의 칩으로 분리시키는 단계와; (c)서브스트레이트에 상기 웨이퍼 칩을 열압착 방식으로 접착시키는 단계와; (d)비전도성 에폭시를 사용하여 인캡슐레이션시키는 단계와; (e)상기 서브스트레이트를 개별화하여 개개의 패키지로 만드는 단계;를 포함하는 것을 특징으로 한다.

【발명의 구성 및 작용】

<9> 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.

- <10> 도 2는 본 발명의 실시 예에 따른 BGA 패키징 공정 단면도를 도시한 것이다. 이하 상기 도 2를 참조하여 본 발명의 BGA 패키징 공정을 상세히 설명하기로 한다.
- <11> 먼저 상기 도 2에서 보여지는 바와 같이 웨이퍼 레벨에서 본드 패드에 금 범프(Au bump)(200)를 형성시킨다. 상기 금 범프(200)는 도 3의 (a)에 도시된 세부 단면도에서 보여지는 바와 같이 웨이퍼 칩(202)아래에 형성되어 Ag(300)와 구리(Cu)(302)가 차례로 적층된 서브스트레이트(204)와 칩(202)을 연결시키게 된다.
- <12> 이어 금 범프(200)가 형성된 웨이퍼를 개개의 칩으로 분리하기 위해 다이 소잉(Die sawing)을 수행하고, 서브스트레이트(204)에 칩(202)을 열압착(Thermo-pressure) 방식으로 접착시킨다. 이때 상기 접착을 통해 외부와의 전기적 연결이 완료된다. 상기 열압착은 도 3의 (b)에 도시된 세부 단면도에서 보여지는 바와 같이 Ag90/Sn10(AgSn)(304) alloy를 사용하여 구리 패턴(Cu pattern)(306) 밑에 플랜팅(Planting)을 수행하게 된다.
- <13> 그런 후, 비전도성 에폭시를 사용하여 인캡슐레이션(Encapsulation)(206)시키고, 서브스트레이트(204)를 개별화하여 개개의 패키지로 만들어 패키징을 완료하게 된다.
- <14> 이에 따라 상기한 바와 같이 본 발명에서는 반도체 소자 패키징에 있어서 기존의 와이어 본딩 공정, 몰딩 공정을 없애며, 솔더 볼 부착 공정의 생략으로 솔더 볼 부착 공정에 후속되는 플럭스 프린팅과 디플럭스 공정을 없애므로써, 패키징 공정을 단순화시키고, 생산성을 향상시켜 원가를 절감시킬 수 있게 된다. 또한 종래에 칩을 외부환경으로부터 보호하기 위해 에폭시 몰딩 콤파운드(Epoxy molding compound)를 이용하여 몰딩하는 방법을 없애고, 인캡슐레이션 시킴으로써 폐기물을 줄여 환경 공해를 줄일 수 있게 된다.

<15> 한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.

【발명의 효과】

<16> 이상에서 설명한 바와 같이, 본 발명에서는 반도체 소자 패키징에 있어서 기존의 와이어 본딩 공정, 몰딩 공정을 없애며, 솔더 볼 부착 공정의 생략으로 솔더 볼 부착 공정에 후속되는 플럭스 프린팅과 디플럭스 공정을 없애므로써, 패키징 공정을 단순화시키며, 패키징 공정의 단순화를 통해 생산성이 향상되어 원가를 절감시킬 수 있게 되는 이점이 있다. 또한 종래에 칩을 외부환경으로부터 보호하기 위해 에폭시 몰딩 콤파운드를 이용하여 몰딩하는 방법을 없애고, 인캡슐레이션시킴으로써 폐기물을 줄여 환경 공해를 줄일 수 있으며, 솔더 볼이 없으므로 패키지의 높이가 줄어 실장 공간을 줄일 수 있는 이점이 있다.



【특허청구범위】

【청구항 1】

반도체 소자 패키징 방법에 있어서,

(a) 웨이퍼 레벨에서 본드 패드에 금 범프를 형성시키는 단계와;

(b)상기 금 범프가 형성된 웨이퍼를 다이소잉을 통해 개개의 칩으로 분리시키는 단계와;

(c) 서브스트레이트에 상기 웨이퍼 칩을 열압착 방식으로 접착시키는 단계와;


(d)비전도성 에폭시를 사용하여 인캡슐레이션시키는 단계와;

(e)상기 서브스트레이트를 개별화하여 개개의 패키지로 만드는 단계;를 포함하는 것을


특징으로 하는 반도체 소자 패키징 방법.

【도면】

【도 1】



【도 2】



【도 3】

